选择满足FPGA应用需求的电源时，我们必须考虑许多因素。

成本，尺寸和效率始终是电源设计过程中需要注意的因素。

但是，在FPGA应用中，某些电源轨会有不同的要求。

核心电源轨通常需要在线路，负载和温度范围内保持更严格的精度。

某些电源轨（例如收发器）对噪声更敏感，因此需要将其输出保持在一定的噪声阈值以下。

还应注意，某些具有共模电压的电源轨可以组合，并可以用铁氧体磁珠隔离，以进行滤波或用作负载开关。

当设计满足公差要求时，必须考虑所有固定和动态工作条件。

首先，选择基准精度小于1％的稳压器，该稳压器为客户提供了最大的设计余量，使其可以应对诸如负载瞬变之类的动态工作条件。

设计高速收发器电源轨时需要小心，因为这些敏感电源轨上的噪声会降低性能并增加抖动。

低压降稳压器（LDO）是这些电源轨的理想选择。

但是，当需要更高的电流时，只要在10kHz至80MHz的频率范围内将输出纹波的典型值保持在10mVpk-pk以下，就可以使用开关电源。

专用的FPGA数据手册将包含与收发器要求有关的详细技术规范。

电源排序是FPGA电源设计的另一个重要方面。

由于有多个电源轨可为FPGA供电，因此以下建议的电源序列会在启动时消耗最小电流，从而防止损坏器件。

图2显示了Virtex 7系列FPGA上逻辑电路和收发器电源轨的推荐上电顺序。

Zynq 7000系列SoC的处理器序列如图2所示。

图1：建议的Virtex 7 FPGA上电序列。

* VCCINT和VMGTAVCC可以同时通电，只要它们在VMGTAVTT之前启动，它们的通电顺序就可以互换。

图2：Zynq 7000系列SoC的推荐上电顺序。

对于Xilinx 7 / Zynq 7000系列器件，这些电源轨必须单调上升，并且必须在0.2ms至50ms的周期范围内加电，而对于Xilinx Ultrascale FPGA系列器件，此周期范围是0.2ms至40ms。

建议关闭电源顺序和打开电源顺序的顺序。